Reducción del tiempo de acierto

El tiempo de acierto podemos optimizarlo (minimizarlo) actuando sobre tres factores:

a) Cachés pequeñas y simples

• El hardware pequeño acelera la comparación de etiquetas y por tanto el tiempo de acierto

• También hace posible su incorporación al chip de la CPU, eliminando el conexionado externo y por tanto el tiempo de acceso desde la CPU

b) Evitar traducción de direcciones durante la indexación de las cachés

• Utilización de direcciones virtuales en las cachés

c) Escrituras segmentadas para rápidos aciertos de escritura

Los aciertos de lectura son más rápidos que los de escritura, entre otros motivos porque en los primeros se puede leer el dato de Mc al tiempo que se comprueba si su etiqueta coincide con la de la dirección física. Si no coincide se ignora el dato leído.

Esto no es posible en las escrituras, pero sí podemos simultanear la escritura de un dato con la comparación de la etiqueta del siguiente. Es decir, segmentar (pipe-line) la escritura sobre Mc. De esta forma se aceleran los aciertos de escritura.

Fuente: Estructura de Computadores, Facultad de Informática, UCM

Publicado en Estructura de computadores

Suscríbete:

who's online